|
|
9-10: Компилятор VHDL |
|
Часть 9: ИНСТРУМЕНТЫ
|
|
9-10: Компилятор VHDL |
|
Компилятор VHDL транслирует
структурированный код VHDL в netlist. Он может
генерировать разные форматы netlist, включая
подходящие для симулятора и компилятора
silicon. Обычное использование симулятора
и компилятора silicon автоматически
запускают компилятор VHDL, так что обычный
пользователь может не нуждаться в
использовании команд, описанных здесь.
Используйте субкоманды Compile for Silicon Compiler, Compile for Simulation, Compile for RNL, Compile for RSIM и Compile for SILOSVHDL команды Compiler меню Tools для генерации подходящего формата netlist.
|
По умолчанию компилятор читает VHDL из "vhdl" отображения фасета в текущем окне и записывает netlist в подходящий вид "netlist" этого фасета. Это может быть изменено субкомандой VHDL Options... команды VHDL Compiler меню Tools. При снятом флажке "VHDL stored in facet" VHDL берется из файла "XXX.vhdl", где XXX - это текущее имя ячейки. При снятом "Netlist stored in facet" netlist записывается в файл "XXX.sci" (для компилятора silicon), "XXX.net" (для симулятора, RNL и RSIM), или "XXX.sil" (для SILOS), где XXX - текущее имя ячейки. Измените этот раздел для локализации текста в фасете. |
|
Диалог Options также управляет тем, как генератор VHDL производит имена символов для узлов schematics. Диалог показывает каждый узел схемы вдоль его регулярного (regular) и инверсного (negated) VHDL символа (при использовании "%d" замещается числом входов на вентиле).
Другой особенностью компилятора VHDL является возможность генерировать VHDL из схемы или компоновки (schematic или layout). Используйте команду Make VHDL View меню View для преобразования текущего фасета в VHDL. Заметьте, что состояние "VHDL stored in facet" диалога Options определяет, будет ли VHDL записываться на диск или в фасет.
|
|
|
|
|
|
